Chapter 4 Wire

• 导线上的寄生电路元件并不是处在实际的单个点上，而是分布在导线的整个长度上。

• 电感效应可以被忽略

  • 如果导线的电阻足够大（正如小截面积的长铝线的情况）

  • 如果施加信号的上升和下降时间足够慢

• 当导线较短，或者横截面积较大，或者互连材料具有低电阻率时，可以使用纯电容模型。

• 当相邻导线之间的间距较大，或者导线仅在很短的距离内并行走线时，线间电容可以被忽略，并且所有的寄生电容都可以建模为对地电容。

• 连线电容取决于连接导线的长度和宽度，并且是驱动门扇出和扇出门数量的函数。

• 随着技术的缩放，连线电容的重要性日益增加。

• 在旧工艺中，AR << 1

• 在现代工艺中，AR $\approx$$\approx$ 2

  • 可以密集排布许多细导线

互连线建模

• 导线中的电流类似于管道中的水流

  • 电阻 (Resistance)： 狭窄的尺寸会阻碍流动

  • 电容 (Capacitance)： 漏水管道下方的水槽必须先被注满

  • 电感 (Inductance)： 水轮的惯性会阻碍流速的变化

    • 对于大多数导线来说可以忽略不计

• $R_{◻}$$R_{\Box}$ = 方块电阻 ($\mathrm{\Omega }/◻$$\Omega/\Box$)

  • $◻$$\Box$ 是一个无量纲单位（！）

• 在材料表面覆盖硅化物降低电阻率。

铜互连的问题

• 铜导线的扩散阻挡层 (diffusion barrier) 具有高电阻。

• 铜在抛光（CMP）过程中也容易发生凹陷 (dishing)。

• 使用接触点阵列以降低电阻 R

  • 使用许多小触点以应对外围的电流拥挤 (current crowding) 现象

  • current crowding：接触孔较大时接触电阻虽然可以降低，但电流更易集中在较大接触孔的周围。

• 随着工艺的进步，导线的W在下降，平行板电容的建模不再准确，必须考虑边缘电容。

边缘电容与平行板电容的对比

• 对于 W/H < 1.5（目前） 的情况，边缘电容分量主导了平行板电容分量。

• 边缘电容可以将总电容增加 10 倍或更多。

• 注意，电容水平最终趋于一个近似恒定的值。

• 在多层互联结构中的较高互连层，导线间电容的影响更加显著，因为它们离接地的衬底更远。

如何读懂这个表格？

举个具体例子： 假设画版图时，用第二层金属（Al2）走了一根信号线，这根线刚好跨越了底下的 第一层金属（Al1）。

• 找上极板（行）： 信号线是 Al2，所以看 Al2 这一行。

• 找下极板（列）： 被跨越的是 Al1，所以找 Al1 这一列。

• 读取数据： 交叉点有两个数据：36 和 45。

  • 上面的 36 aF/μm²：这是平行板电容（pp, parallel plate），用来乘以两根线正交重叠的“面积”。

  • 下面带阴影的 45 aF/μm：这是边缘电容（fringe），代表 Al2 这根线侧边缘的电场线向下发散打到 Al1 上产生的电容，用来乘以线的“周长或长度”。

• 侧向电容（Interwire Cap）：同一层上每单位长度的电容

• 典型的密集连线，其电容大约为 0.2 fF/μm。作为对比，栅极电容要大得多，约为 1-2 fF/μm。

• 对于悬浮在衬底上方的孤立连线，其电容受导体间距（spacing，图里的 s）的影响非常大。

• 对于像三明治一样被夹在 metal1 和 metal3 平面之间的连线，它的总电容更高。这种情况下，它对线宽（width）更敏感，但对间距（spacing）不那么敏感。

• 趋肤效应表明 导线电阻与频率有关

• 趋肤深度定义为电流下降为额定值 e 分之一时的深度

  • 较宽的导线更容易发生趋肤效应（时钟线）

  • Cu 等良导体会在频率较低时就发生趋肤效应。

• 理想导线模型：任何时刻在导线的每一段上都具有相同的电压——整个导线是一个等势区

• Lumper Model（集总模型）：把多个的寄生元件集总成单个寄生元件（当某一寄生元件占支配地位 / 只考虑电路特性的某一方面）。从而将偏微分方程简化为常微分方程。

• Lumped RC model

  • 将导线的总电阻集总为一个单一的 R，总电容集总为一个单一的 C。

  • 适用于短导线；对于长导线而言过于保守且不准确。

• Distributed RC model

  • 电路寄生参数沿着导线的长度 L 进行分布 。

    • c 和 r 分别是单位长度的电容和电阻。

• 导线是一个分布式电路，具有单位长度的电阻和电容。它的行为可以通过多个集总元件来近似。三种标准的近似模型是 L-模型、$\pi$$\pi$-模型 和 T-模型，因它们的形状而得名。

  • L-模型是一个糟糕的选择，因为需要大量的分段（segments）才能获得准确的结果。

  • $\pi$$\pi$-模型要好得多；三个分段就足以提供精度达到 3% 的结果 [Sakurai83]。

  • T-模型与 $\pi$$\pi$-模型相当，但会产生一个多出一个节点的电路，这使得手工计算或使用电路仿真器求解的速度变慢。

• 因此，在仿真中，对长导线使用 3-5 个分段的 $\pi$$\pi$-模型进行建模是常见的做法。

• RC树的拓补结构以及意义

• 路径电阻、共享路径电阻的定义

Elmore delay equation

• 使用 Elmore 延迟公式来确定延迟（假设现在网络的 N 个节点最初都已放电至地 (GND)，并且在时间 t = 0 时在节点 s 处施加一个阶跃输入）

• 设计者应当清楚，这个时间常数代表的是源节点与节点 i 之间实际延迟的一种简单近似。然而在大多数情况下，这种近似已被证明是相当合理且可以接受的。

• 特殊情形：RC 链

• 此时共享路径电阻即为路径电阻

• 用Elmore 延时公式从集总式RC 推出 分布式rc线模型

• 分布式rc线的确切特性需要求解扩散方程。这个偏微分方程不存在收敛解，很难用来进行通常的电路分析。

  • 一般都采用上面的集总RC的来推出分布式rc

• 该图显示 一条导线上不同点对一个阶跃输入的相应：波形从导线的始端扩散到终端迅速变差。

什么时候该用集总？什么时候该用分布？

经验规则

• $rc$$rc$ 延时只在 $t_{pRC}$$t_{pRC}$ 近似或超过驱动门的 $t_{pgate}$$t_{pgate}$ 时才予以考虑。

  • 上述规则定义了一个临界长度：

  • $L_{crit}=\sqrt{\frac{t_{pgate}}{0.38rc}}$$L_{crit} = \sqrt{\frac{t_{pgate}}{0.38rc}}$

  • 当互连线超过这个临界长度 $L_{crit}$$L_{crit}$ 时 $RC$$RC$ 延时才占主要地位。$L_{crit}$$L_{crit}$ 的确切值取决于驱动门的尺寸及所选用的互连材料。

• $rc$$rc$ 延时只是在导线输入信号的上升（下降）时间小于导线的上升（下降）时间 $RC$$RC$ 时才予以考虑。

  • 换言之，它们应当只在下式成立时才予以考虑：

  • $t_{rise} < RC$

  • 式中，$R$$R$ 和 $C$$C$ 分别为导线的总电阻和总电容。当这一条件不满足时，信号的变化将比导线的传播延时慢，因此采用集总电容模型就已足够了。

例 4.9 RC与集总C

上面介绍的规则可以通过上图中简单电路来说明。这里假设驱动门被模拟成一个电压源，它具有一定大小的电源内阻 $R_s$$R_s$。应用 Elmore 公式，这一网络的总传播延时可以用下式来近似：

$$\begin{array}{}\text{(}\text{5}\text{)}& {\tau }_D=R_s{C}_w+\frac{R_w{C}_w}{2}=R_s{C}_w+0.5r_w{c}_w{L}^2\end{array}$$

及

$$\begin{array}{}\text{(}\text{6}\text{)}& t_p=0.69R_s{C}_w+0.38R_w{C}_w\end{array}$$

式中， $R_w=rL$$R_w = rL$ 及 $C_w=cL$$C_w = cL$。当 $(R_w{C}_w)/2\ge R_s{C}_w$$(R_w C_w)/2 \ge R_s C_w$ 时，或者当 $L\ge 2R_s/r$$L \ge 2R_s/r$ 时，由导线电阻引起的延时将变成主要的延时。现在假设一个电源内阻为 $1k\mathrm{\Omega }$$1 k\Omega$ 的驱动器驱动一条 $1\mu m$$1 \mu m$ 宽的 Al1 导线 ( $r=0.075\mathrm{\Omega }/\mu m$$r = 0.075 \Omega/\mu m$)，此时临界长度为 $2.67cm$$2.67 cm$。

连线尺寸设计

• 连线长度是由版图的整体架构决定的，但我们可以通过选择连线宽度来把延迟降到最低。

• 连线的宽度可以随着“距离驱动器（Driver）的远近”而发生变化，目的是调整用来驱动下游电容的电阻。

  • 能实现最小延迟的连线形状，是呈指数级渐变（锥形）的。

  • 最优的渐变设计大约能改善 8% 的延迟。

• 如何用一个极小的逻辑门，去驱动一个巨大的负载电容？

  • 在中间插入一长串反相器Buffer，每一个反相器中的管子宽度，都比前一个的尺寸放大 $a$$a$ 倍（第一级尺寸是 1，第二级是 $a$$a$，第三级是 $a^2$$a^2$……最后一级是 $a^{n-1}$$a^{n-1}$）。

  • 延迟=本级电阻 $\times$$\times$ 下一级电容，每一级的延迟都相等。

  • 总延迟是关于级数 $n$$n$ 和放大倍数 $a$$a$ 的函数，怎么让总延迟最小？

  • 算出来是： $a=e$$a = e$（自然常数，约等于 2.718），对应最佳 $n_{opt}=\ln (\frac{C_{big}}{C_L})$$n_{opt} = \ln(\frac{C_{big}}{C_L})$。

• 使用一条反相器链，每一级晶体管的尺寸都是前一级的 a 倍。

• 最小化通过整个驱动器链的总延迟：

  • $t_{tot}=n(C_{big}/C_g{)}^{1/n}{t}_{min}$$t_{tot} = n(C_{big}/C_g)^{1/n} t_{min}$ （其中 $C_{big}$$C_{big}$ 是终端负载，$C_g$$C_g$ 是第一级反相器的输入电容，$t_{min}$$t_{min}$ 是最小反相器驱动自身的本征延迟。）

• 最佳的级数：

  • $n_{opt}=\ln (C_{big}/C_g)$$n_{opt} = \ln(C_{big}/C_g)$

• 驱动器的尺寸以尺寸比率 $\alpha$$\alpha$ 呈指数级渐变

• 当连线足够长，或者电路开关频率足够高时，导线的电感开始主导延迟行为。

• 必须考虑导线的传输线效应

  • 信号在导线上以波的形式传播（而不是像在纯 RC 模型中那样以“扩散”的形式传播）。

  • 信号通过在电容模式（储存电场能量）和电感模式（储存磁场能量）之间交替转换能量来进行传播。

• 当导线的电阻很小（比如使用铜来互连）时，只需考虑导线的电容和电感，此时模型简化为无损传输线。

• 详细内容见课本 P107

• 特征阻抗与导线的长度与工作频率无关

• 传输线的特性在很大程度上受导线终端的影响，终端决定了当波到达导线末端时有多少部分被反射。

• 详细见课本P108

• 源电阻等于传输线特征阻抗时效率最高。

• 局部连线 ： 连线极短，数量极多。半导体工艺越先进，越短。

• 全局连线 ： 长度与芯片面积有关。虽然晶体管越做越小，但为了塞进更多功能，芯片总面积并没有怎么变小，所以全局连线依然很长。

• 考虑到导线寄生参数的影响，信号完整性（Signal Integrity）问题突出。

• 芯片中的噪声来源